こんにちは，HACARUS 東京R&Dセンター所属のエッジ・エバンジェリスト 田胡治之です．この連載では，半導体業界で長年知識や情報を得てきた私，田胡がこれまでと異なるAI業界に飛び込み，そこから感じる業界のニュースやトピックを独自の視点で紹介したいと思います．
第5回のテーマは，不揮発性 FPGA の最新動向についてです．
NV-FPGA Initiative 第二回公開シンポジウム
産業技術総合研究所（産総研，AIST）が運営するテーマ別の研究会，産総研コンソーシアム [1] テーマの一つ，Non-Volatile Field-Programmable Gate Array（NV-FPGA）Initiative の第二回公開シンポジウム(1月8日) Webinarを聴講しました．研究会メンバーではない筆者が，簡単に報告と考察をします．
発表プログラム
- “組合せ最適化処理を加速する CMOSアニーリングマシンとその FPGA 実装”，日立製作所 山岡雅直氏
- ”Microchip 社 不揮発性 FPGA をベースにした RISC-V の実現について”，マクニカ 池田修久氏
- ”原子スイッチ FPGA 技術の最新動向”，NanoBridge Semiconductor 阪本利司
- ”知的ロボットシステムのための FPGA コンポーネント技術”，東海大学 大川猛氏
- パネルディスカッション ”不揮発性スイッチ FPGA の将来”
進行司会：NV-FPGA Initiative 事務局 松本武雄氏
講演1と4はFPGAを使った新しいコンピュータシステムについてであり，講演2と3は，新しい不揮発性FPGAデバイスについてでした．本 blog では，まず FPGA の基本構造とスイッチの重要性をおさらいし，講演2と3の内容をもとに，新しい不揮発性FPGAデバイスについて解説を試みます．
FPGA の基本構造とスイッチの重要性
FPGA (Field Programmable Gate Array) チップの基本構造を Figure 1 に示します．格子状に配置された多数の ロジックブロック（Logic block） と，スイッチマトリクス(Switch matrix)から構成されます．ロジックブロックの内部回路を Figure 2 左 に示します．
スイッチマトリクスは，あらかじめ半導体チップに作りこまれた縦方向配線 (Vertical routing wires，青色) と横方向配線 (Horizontal routing wires，薄緑色) を，スイッチを使って所望の位置で接続することができます．これによりユーザーがロジックブロック間を自由に接続できます．スイッチは，CMOS transfer gate を使って構成されます（Figure ２ 右）．
Figure 1 FPGA の基本構造
各ロジックブロックは，任意の組合せ論理関数にプログラムできる LUT (Look-Up Table)，D Flip-flop，MUX などから構成されます（Figure 2 左）．LUT configuration は，LUTの論理関数を設定します．MUX select は，Flip-flop を使うか使わないかを選びます．
LUT configuration と MUX select をスイッチを使って設定することで，ロジックブロックは所望の論理回路になります．なおロジックブロックを・，Xilinx社は CLB (Configurable Logic Block)，Intel社は LE (Logic Element) ，Microsemi社は LE (Logic Element) と呼んでいます．
Figure 2 左：Logic block 内部回路，右：CMOS transfer gate を使ったスイッチ
Figure 1, 2 からわかるように，FPGAには非常に多くのスイッチが使われるため，スイッチが占める面積や信頼性が，FPGA デバイスの性能を決める重要なポイントとなります．スイッチのオン／オフ情報記憶には，(A) SRAM方式，(B) Flash Cell 方式， (C) Antifuse 方式，があります（Figure 3）[2]．
Figure 3 左：SRAMによる配線プログラム，中央：FLASH による配線プログラム，右：Antifuse による配線プログラム．[2] を元に筆者作成．
続いて，不揮発性 FPGAデバイスに関して、前述のシンポジウムにおける講演2と講演3の内容をもとに解説してみたいと思います。
”Microchip 社 不揮発性 FPGA をベースにした RISC-V の実現について”
半導体技術商社（株）マクニカ フィネッセカンパニー 池田信久氏が，「Microchip社不揮発性FPGAをベースにした RISC-V の実現について」と題して講演された内容を見てみましょう．
Figure 4 Microsemi社 RT PolarFire と想定する応用例 [7]
FPGA製品ラインアップ
Microchip社製品ラインナップを Figure 5 に示します．
Figure 5 Microchip社 FPGA および SoC FPGA 製品ファミリ [3]
Linuxが動作し，セキュアな IoTシステムを構成できます[5]．CoreMark値 6500 を得るのに必要な消費電力を比べると，競合他社が使っているCPUコアに比べて半分程度以下と小さい，とのことでした．開発ツールは Libero SoC FPGA Design Flow が準備され，評価キットもリリース済みです．
FPGAの配線方式
PolarFire SoC は，スイッチ情報記憶に Flash 方式 （Figure 3 中央）を使っています．SRAM方式（Xilinx社，Intel社）では電源オン時にSRAM情報は不定のため，外部からスイッチ情報を読み込ませる必要があります．外部にコンフィグROM (Configuration ROM) が必要です．PolarFire SoC では Flash セル自身がスイッチ情報を覚えているため，外部コンフィグROM は不要です．
低消費電力性と高い放射線耐性
競合FPGAとの差別化ポイントは，(A)低消費電力，(B)省スペース，と (C)高い放射線耐性です．(A)の例として，ルーター(ROUTER)（220kLE使用，トランシーバー：10 Gbps x 16 lane，160MHz動作）の消費電力と，リモートラジオユニット(RRU)（140kLE使用，トランシーバー：9.8 Gbps x 16 lane，275MHz動作） の消費電力の競合他社比較を Figure 6 に示します．
「競合FPGAと比較してスタティック消費電力が大幅に低く，トランシーバーの消費電力も1/2ほど低くなっています．結果として，4割～5割ほど消費電力を削減することが可能です．」とあります[6]．Microchip FPGA は，熱放出が困難で密閉式の筐体，かつバッテリー駆動のアプリに最適，とのことです．
![Figure 6 ２つの応用事例での Microsemi社PolarFireの消費電力と競合ミッドレンジFPGAの消費電力の比較[6]](https://hacarus.com/wp-content/uploads/2021/02/Fig6_Microsemi_Polarfire_SoC_Lowest_Power-1024x618.png)
Figure 6 ２つの応用事例での Microsemi社PolarFireの消費電力と競合ミッドレンジFPGAの消費電力の比較[6]
放射線によって引き起こされる半導体デバイスの一過性の誤動作を，SEE (Single Event Effect) と呼びます．SEE は SEU (Single Event Upset）と SEL（Single Event Latch-ups） の総称です．
Microsemi社FPGAの配線プログラム方式は，SRAM方式ではなくFlash 方式（Figure 3 中央）を使っています．Flashセルに貯まっている電荷量が大きいので，SEE がずっと起きにくいそうです．つまり Microsemi社FPGAは高い放射線耐性を持ちます．
RT PolarFireは，2017年に発表した低消費電力ミッドレンジFPGA「PolarFire 」に，2015年に発表した放射線耐性の高いFPGA「RTG4」の対放射線技術を盛り込んだ製品です[7]．RTG4は放射線によるSEU（Single Event Upset）やSEL（Single Event Latch-ups)，コンフィグレーションデータ破壊が発生しにくく，広く航空宇宙アプリケーションに使われています．高信頼な画像応用を狙い，スマートエンベデッドビジョン構想を開発中とのことでした．
Figure 7 地上で SEE を引き起こす3つの放射線 [8]
”原子スイッチ FPGA 技術の最新動向”
続いて、新しい不揮発性FPGAデバイスについての講演について詳しく見ていきましょう．ナノブリッジ・セミコンダクター社（NBS）阪本利司氏が，「原子スイッチFPGA技術の最新動向」と題して講演されました．NBSは，2019年9月にNECの研究者が設立したベンチャー企業です[9]．
動作原理
NanoBridge は，固体電解質中の金属原子の析出・溶解を印加電圧により制御し，LSIの配線間にナノメートルサイズの金属架橋(ブリッジ)を生成・消滅してスイッチのオン・オフ状態を実現する技術です．
繰り返し回路の書き換え可能，オン・オフ状態の維持に電力が不要(不揮発性)のため低消費電力，かつ高い放射線耐性と温度耐性を有しており，製造後に回路の再構成が可能なFPGA (Field Programmable Gate Array) やメモリに最適な技術として注目されています[10]．
FPGA配線プログラム素子に NanoBridge を使った FPGA をNB-FPGA ()NanoBrideg FPGA) または AS-FPGA (Atomic Switch FPGA) と呼びます．Figure 8 左に動作原理を示します．銅電極側に正電圧を印加すると電極の銅がイオン化し，ポリマー固体電解質内を移動して両電極間に架橋を形成します．その結果，NanoBridge は高抵抗（オフ）状態から低抵抗（オン）状態へ遷移します．
逆に，銅電極側に負電圧を印加すると架橋を形成する銅原子が銅電極側に回収され，高抵抗状態へと遷移します．NanoBridge は繰り返し書き換えが可能で，かつオン・オフ状態を維持するための電力を必要としません（不揮発性）．書き換え回数寿命は約1,000回で，FPGA配線プログラム用途としては十分と考えているとのこと．高い放射線耐性を持ちます．
Figure 8 左：NanoBridge 技術の動作原理，右：NB-FPGAのチップ写真 [10]
Figure 9 左：原子スイッチの動作原理，右：原子スイッチ（CAS赤枠）を含む NB-FPGA の断面電子顕微鏡写真 [9]
開発中の 28nm世代 NB-FPGA SoC
Edge/IoT端末でのAI処理ニーズは高まっており，Edge/IoT端末でのCNN推論処理を行う 28nm世代 SoCチップを，NEDO プロジェクトで開発中です．FGPAを使ったCNN推論アクセラレータは，CPU, GPUに比べ高い電力効率を得られます．
FPGAを用いたCNNアクセラレータには，100k LUT （Look-Up Table: プログラム可能な論理ゲート ）以上のFPGAが必要とされています．開発中 SoCチップは，(1) CNN-Accelerator（171k LUTを持つNB-FPGAブロック利用），(2) RISC-V CPU，(3) Code ROM（NBメモリ利用），(4) SRAM，(5) IO/SPI/USB/Ethernet, 等を集積しています．不揮発性を利用した間欠動作で電力を低減します．40nm世代 NB-FPGA に比べて，チップ面積は約75%縮小し，5倍高いロジック密度と高い電力効率を実証しました．また，RTLからFPGAへのマッピングツールは，論理合成，自動配置配線，他に対応しています．
筆者の感想になりますが，ディープラーニングよりデータ量が少なく処理時間も短いディープラーニング以外の手法，なかでもスパースモデリングが一つの解として注目されています[11][12]．ロジック規模に制限がある宇宙用途に向いているかもしれません．
NB-FPGA チップ製造については，65nm世代品は国内ファブ（半導体製造会社）で一貫生産．40nm世代品と28nm世代品は海外ファブで下地（トランジスタ層とNBスイッチ素子層より下層），国内ファブで上地（NBスイッチ層より上層）を製造，とのことでした．
事例
NB-FPGA40nm世代品がロボット（東京大学稲葉研究室）と人工衛星（JAXA実証衛星RAPIS-1）に使われました[13]．JAXA 小型実証衛星1号機（RAPIS-1）事例では，「展開確認用モニタカメラ」（CMRD2）モジュールに3つの評価回路を搭載しました．それらは，(1) ソフトエラー評価回路，(2) HD CMOSセンサで撮像したデータの画像圧縮処理，(3) NV-FPGAの部分書き変えで，全項目で約一年間エラーが起こらなかったと報告されました．
現在，FPGA には国産部品がありません．この実証を経て国産化を実現し，日本の宇宙産業に貢献したいと考えているとのこと．この実証を足がかりに，自動車や医療など高い信頼性を要求される分野に進出していきたいですし，民生品への展開にも注力していきたい，とのことでした[14]．
講演者も触れていましたが，筆者は，大きく二つの課題，(1) NB-FPGA設計ツールの充実，(2) コスト競争力ある製造の確立，を感じました．
(1) について， 一般ユーザに使ってもらうためには Xilinx 社Vivado や Intel社 Quartus 設計ツールに比肩する NB-FPGA 設計ツールが必要でしょう．(2)に関しては，日本国内に 28nm世代の下地を製造できる半導体製造工場がない中でどのようにコスト競争力ある製造をするかです．難しい課題ではありますが，優れた特性を持つ NB-FPGA を是非広く製品化して欲しいと思いました．
Figure 10 JAXA 「小型実証衛星1号機」（RAPIS-1）の「展開確認用モニタカメラ」（CMRD2）の撮影画像 [13]
参考文献
[1] 産総研コンソーシアムhttps://unit.aist.go.jp/colpla/iuao2020/consortium.html
筆者注： No.35 が Non-Volatile Field-Programmable Gate Array（NV-FPGA）Initiative [2] Introduction to FPGA Design for Embedded Systems 7. Microsemi Single-chip FPGA solutions
https://www.coursera.org/lecture/intro-fpga-design-embedded-systems/7-microsemi-single-chip-fpga-solutions-rTqDL [3] Microchip FPGA および SoC 製品ファミリー
http://ww1.microchip.com/downloads/jp/DeviceDoc/00002871A_JP.pdf [4] Microchip PolarFire FPGA
http://ww1.microchip.com/downloads/jp/DeviceDoc/00002874A_JP.pdf [5] Microchip，RISC-V命令セット アーキテクチャ ベースのSoC FPGA開発キットを発表
https://active.nikkeibp.co.jp/atclclad/20000486/20007539/ [6] Macnica Microchip社 不揮発性FPGA「PolarFire」
https://www.macnica.co.jp/business/semiconductor/manufacturers/microchip/products/135311/ [7] 宇宙でもAI処理，米マイクロチップが耐放射線FPGAの演算能力を５倍に
https://xtech.nikkei.com/atcl/nxt/news/18/06315/ [8] 小林和淑，半導体の耐性試験 -加速器によるシングルイベント耐性の実測評価-
http://www-vlsi.es.kit.ac.jp/thesis/papers/pdfs/201701_KASOKUKI_kobayashi.pdf [9] ナノブリッジ・セミコンダクター（株） 略称：NBS
https://nanobridgesemi.com [10] NECと産総研，宇宙環境での利用に向け，優れた放射線耐性の「NanoBridge(R)」技術を搭載したLSIを開発
https://jpn.nec.com/press/201703/20170307_03.html [11] エッジでのAI学習が可能に 日本の伝統和紙「鶴」でスクラッチ検出
https://hacarus.com/ja/ai-lab/20201026-scratchdetection/ [12] Training AI models on the edge
https://www.embedded.com/training-ai-models-on-the-edge/ [13] 小型実証衛星1号機 RAPIS-1（ラピスワン）初期運用中！
https://fanfun.jaxa.jp/topics/detail/13946.html [14] 信頼性の高さを宇宙をつかって証明したい 自動車・医療分野等への適用を目指す革新的FPGA
https://www.kenkai.jaxa.jp/kakushin/interview/01/interview03.html
